在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1591|回复: 4

[讨论] 随着工艺发展,DC用到的db越来越多,应该如何选取,clock又应该如何收紧

[复制链接]
发表于 2015-4-15 16:52:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
近期拿了套timing library,有121个corner
单单是选哪个是最差的library就做了好几次综合,最后是倒数第二worst的library综合出来的结果最好
然后尝试收紧clock,发现不管调大还是调小,优化出的时序都变差了
timing的结果都是pt跑出来做比较,这都是在apr之前的比较
想问下大家是选哪个library,和怎么调整clock来优化综合
发表于 2015-4-15 17:21:18 | 显示全部楼层
什么工艺什么库,
一般用wcl,wc的库就行了,不管怎么千变万化

dc的timing就行了,没必要跑pt,apr,
 楼主| 发表于 2015-4-15 17:30:12 | 显示全部楼层
ti65
121个库,里面居然有部分是没timing的
发表于 2015-4-15 17:34:00 | 显示全部楼层
很old的库了,是SR60 这种把,

传统idm的 东西不如商业的好用,这也就是foundry越来越流行的原因
发表于 2015-4-15 19:26:19 | 显示全部楼层
DC要收紧时序主要是靠合理的path group设置。当然不是DCT的话就别太关心时序了,反正也不准。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 06:17 , Processed in 0.020767 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表