设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA时序优化方法
12
返回列表 发新帖
楼主: aluowell

[资料] FPGA时序优化方法

[复制链接]
ccbak_119
发表于 2015-5-13 19:04:03 | 显示全部楼层
沒用過
試試看
回复 支持 反对

举报

shaoyuan01
发表于 2015-5-13 20:52:32 | 显示全部楼层
还可以，明德扬有很多学习视频，推荐大家多多学习
回复 支持 反对

举报

林间醉梦
发表于 2015-5-22 11:46:39 | 显示全部楼层
优化方法恩，这个还是满需要的
回复 支持 反对

举报

nico0811
发表于 2017-12-14 20:07:37 | 显示全部楼层
good，3x
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 05:36 , Processed in 0.025868 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表