设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 关于16位的移位乘法器的一些问题（采用VHDL语言编写的） ...
返回列表 发新帖
查看: 2612|回复: 2

[求助] 关于16位的移位乘法器的一些问题（采用VHDL语言编写的）

[复制链接]
发表于 2015-3-29 00:02:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
最近看到一本书有这么编写的，根据乘数的每一位是否为1来进行移位相加运算！可是这个在编译时却出现了一些问题，弄了很久都没弄懂，特地来请教大神们！求指点

错误提示

错误提示
代码如下
代码.jpg

求指教啊
错误显示.jpg

代码

代码
回复

使用道具 举报

 楼主| 发表于 2015-3-29 00:03:16 | 显示全部楼层
求解答啊！
回复 支持 反对

使用道具 举报

发表于 2015-4-8 11:38:49 | 显示全部楼层
多重赋值了
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 08:07 , Processed in 0.013650 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表