设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 求助：探讨一下能检测总线数据变化的Monitor模块？ ...

发新帖

查看: 1864|回复: 0

求助：探讨一下能检测总线数据变化的Monitor模块？

发表于 2015-3-27 11:08:09 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人在哈工大深圳研究生学院读研，毕设在做AHB总线老师告诉我写一个能监测总线数据变化的 monitor模块，用verilog需要写，
现在我对怎么写monitor模块没有什么概念，
他推荐我，找一些其他总线的 monitor模块，我至今没有找到
哪位大神，写过monitor模块，或者有质量分享一下，解决一下我的困惑，谢谢啦

ahb, code, Module, monitor, verilog

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:27 , Processed in 0.016351 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表