SAR ADC中MIM电容DAC阵列的画法

zengyl

自己设计了一个10位SAR ADC，最近在画版图，跑了一下电容阵列版图的后仿真，有效位数直接从9.9变为了8.7。有哪位大牛谈谈DAC电容阵列的画法吧。布局、连线等等，非常感谢。新人，完全没有版图经验。

wandola

觉得你这个后仿结果有点奇怪，一般不可能结果差这么多。请具体说明一下几个问题
1. fully differential or single-ended ADC?
2. 采样速度
3. 工艺
4. MIM cap or MOM cap?
5. 比较器机构。比较器后仿和前方结果对比。
6. 你的DAC版图。这个版图一般就是中心对称来画的。

zengyl

回复 2# wandola

你好，是全差动结构0.18chrt 工艺，10bit10Ms/s
用的MIM电容，比较器什么的都还没有后仿真，只是单独仿真了电容阵列(即电容阵列是版图，其他还是原理图，主要是为了一个个模块排除)
   电容版图没有全对称，主要是有个大牛师兄说过多考虑匹配会带来更多的寄生电容，如果一个个单独摆放效果会更好。

zengyl

回复 2# wandola


   就是这种布局方式，主要是为了让电容引出线更短

vdslafe

要用单位电容来画

zengyl

回复 5# vdslafe
是的，我只是画了大概的示意图。请问布线有啥要求。

wandola

你用这个工艺能做10Msps，算是比较厉害啊。。。unit cap放多大啊？

我觉得最好还是用common-centroid方法来做。像你这样的话，会产生比较大的mismatch, 主要是最大的cap 和最小的cap的mismatch.

routing稍微麻烦一下，只会在bottom-plate上产生比较大的寄生电容。对于top-plate, 要保证dacp,dacn两边的寄生电容对称，不会对你的adc产生影响，因为你是differential 结构。

就目前你说的情况看来，最有可能是settling 的问题。检查sampling switch的大小，加上routing的电阻。然后看看最大的cap的bottom-plate switch的大小。

zengyl

回复 7# wandola
谢谢您的认真回复，恩，我试试对称画法吧。我的最小电容是28f，刚画了数字控制逻辑的版图，单独跑了一下后仿真，数字模块没问题。
但是比较器和电容DAC部分问题都很大。估计主要是我没经验吧。
10M的采样速度确实是我做的极限了，前仿真还可以，不知道版图会不会成功。。。
您应该在线吧，我给您留了我的联系方式，方便加个好友吗（私信里）

天蓝Lenore

回复 1# zengyl


   我前一阵子刚画完一个10位SAR ADC的版图，个人心得是其实后方会遇到很多问题，即便你的每个部分单独后仿结果都还OK，最后整体的结果也会有比较大的偏差，电容阵列的话，不知道你有没有分段，我的做法是分段了，分段的话，能省很多面积，你是不是开关跟信号线挨得太近，我最开始就是这样，然后出来的结果比较差，改了之后会有明显效果。比较器一定要尽量对称，对后仿的影响非常大

bright_pan

10 bit ,你最小单位电容28fF， 后仿真8.7bit也不算很差了。

你这个8.7bit有效位数，你有没有FFT的结果，是SNR限制还是THD呢？ 个人觉得是你对应的bit位的switch开关管的寄生的影响更大。 因为你还只是后仿真，本身cap 阵列应该mismatch很小， 而对应bit位的switch开关寄生电容可能不是严格2进制match的。