LDO环路中这种补偿电容接法的目的？

fibonacci24 · 发表于 2015-3-17 14:52:28

回复 9# 174371343 几十fF左右，但把这个电容去了稳定性的确变差了

sssnchu · 发表于 2015-3-17 18:55:09

應該是具有Miller effect 的補償電容,在O的端點此等校電容約C1*OP gain
讓C0所產生的Pole < 10*C1所產生的Pole

fibonacci24 · 发表于 2015-3-17 19:06:35

回复 10# sea11038

谢谢，这个电路是正确的，大致结构是这样，的确优化了相位裕度

daly1986 · 发表于 2015-3-17 19:44:23

回复 1# fibonacci24

你的主极点是在功率管的Gate端吧？那么增加电容确实只会使你的GBW更小&稳定性更高。。

z555577777 · 发表于 2015-3-20 01:38:01

谢谢分享！！

Luck-Yang · 发表于 2016-8-4 16:00:46

biaoji

wjrahx · 发表于 2019-11-21 15:08:35

这种结构，会使动态响应变得很差

zhcwoniu · 发表于 2021-12-21 20:23:17

请问下这个电路结构出自哪篇参考文献呢？还是LZ自己想的结构

Jaysonbo · 发表于 2022-5-3 16:28:47

同问，这种LDO应该怎么补偿啊，有几种补偿方法

[求助] LDO环路中这种补偿电容接法的目的？