Capacitor less low drop out regulator (LDO)

hqiwei198 · 发表于 2015-3-16 00:51:36

回复 20# semico_ljj

superchildren · 发表于 2015-3-16 09:50:46

那你需要做软启动，保证输出无过冲。
回复 18# hqiwei198

hqiwei198 · 发表于 2015-3-16 11:41:03

回复 20# semico_ljj

lionlinok · 发表于 2015-3-18 11:17:06

回复 17# hqiwei198

1）对于3.3V的电源vdd来说，如果你要输出1.2V，那么你用nmos或者pmos都是可以实现的。效率一样低。都是1.2V/3.3V*100%
2）但是同样的3.3v电源，要输出3V的Vout，显然你这种用nmos的结构是不行的。因为驱动nmos管的gate电压最大3.3V，那么你输出Vout最大也就是Vdd-Vgs，撑死最大2.6V。除非用boost去提高nmos的栅极电压，但是显然难度很大。倘若用PMOS，显然是可以实现3.3V转3.0V输出。

lionlinok · 发表于 2015-3-18 11:19:12

回复 24# lionlinok

3）既然要实现low drop，比如3.3V转3V，就得用pmos管，运算放大器有两个极点，加上pMOs管漏端的极点，有3个低频极点。所以需要复杂的频率补偿技术。

mikeppq · 发表于 2015-3-18 11:36:39

LDO的优势是Line regulating 和 loadregulation，其次是Input swing和efficiency。
nmos除了稳定之外，还有什么优点？

jyhking · 发表于 2015-7-6 11:02:15

不错，看看

auch0311 · 发表于 2024-2-24 13:28:25

谢谢

[讨论] Capacitor less low drop out regulator (LDO)

站长推荐 /2