设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Video Timing Verilog Code
12
返回列表 发新帖
楼主: yhzhangstrive

[原创] Video Timing Verilog Code

[复制链接]
haibinlus
发表于 2017-9-10 02:55:18 | 显示全部楼层
谢谢了!
回复 支持 反对

举报

jcchan
发表于 2017-9-10 07:25:05 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

smrecnik
发表于 2017-9-11 21:28:21 | 显示全部楼层
下来看看
回复 支持 反对

举报

发表于 2022-3-9 16:56:43 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

murphy522
发表于 2022-3-12 22:28:07 | 显示全部楼层
这个代码很粗燥，你们可以去看看 ADI 如何写视频时序产生器。全格式时序支持代码质量非常高。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 00:37 , Processed in 0.019362 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表