设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字系统设计与Verilog VHDL
12
返回列表 发新帖
楼主: 策马最江湖

[资料] 数字系统设计与Verilog VHDL

[复制链接]
Newstyle
发表于 2015-2-15 23:27:49 | 显示全部楼层
只是资料的搬运工，祝大家逻辑设计更上一层楼
回复 支持 反对

举报

josemari66
发表于 2015-2-18 18:23:22 | 显示全部楼层
感谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

FinFET
发表于 2015-2-20 19:56:11 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

举报

QQben
发表于 2015-2-27 14:08:43 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

xonezhangzhen
发表于 2015-4-10 14:29:45 | 显示全部楼层
真的很感谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

小开
发表于 2015-12-9 17:13:04 | 显示全部楼层
谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

BrotherWan
发表于 2020-12-27 00:27:18 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

soldierwuhan
发表于 2020-12-27 18:59:28 来自手机 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

liaosimon
发表于 2021-2-5 15:50:09 | 显示全部楼层
谢谢！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:57 , Processed in 0.021068 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表