在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5406|回复: 18

[资料] 数字系统设计与Verilog VHDL

[复制链接]
发表于 2015-2-3 17:50:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
数字系统设计与Verilog VHDL

数字系统设计与Verilog HDL.PDF

9.94 MB, 下载次数: 170 , 下载积分: 资产 -4 信元, 下载支出 4 信元

数字系统设计与Verilog VHDL

发表于 2015-2-3 17:57:34 | 显示全部楼层
來搶頭香,應該可以來學習VHDL
 楼主| 发表于 2015-2-4 08:27:17 | 显示全部楼层
回复 2# steven_794 Welcome。。。
发表于 2015-2-4 12:16:47 | 显示全部楼层
很好的资料
发表于 2015-2-4 14:18:38 | 显示全部楼层
下了看看,感谢分享
发表于 2015-2-4 19:12:22 | 显示全部楼层
下来看看
发表于 2015-2-5 18:02:19 | 显示全部楼层
楼主好人
发表于 2015-2-5 19:08:31 | 显示全部楼层
内容学习学习
发表于 2015-2-7 16:16:57 | 显示全部楼层
感谢楼主分享,赞一个
发表于 2015-2-13 15:24:14 | 显示全部楼层
的的的的好资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 00:41 , Processed in 0.022323 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表