在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3120|回复: 6

[求助] [求助]Mixed Signal Design Verification这个职位前景怎么样?

[复制链接]
发表于 2015-1-23 14:03:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 WLH_EE_TOP 于 2015-1-23 14:31 编辑

大家好!
小弟今年小硕毕业,签了一家外企,去做混合信号设计验证,开始的时候,听公司人一讲,觉得这个职位挺好,现在看了好多相关的资料,有点担忧,这个职位的就业面是不是太小了,这个会不会朝系统建模方向发展呢?小弟在学校做模拟及系统建模的…………现在有点犹豫…………
情况如上,问题如下:
(1)本身这个职位大家觉得怎么样?
(2)向系统建模方向发展的可能性大不大?
(3)会相数字验证方向发展不?
(4)大家对验证这个职位,以后会不会在一些非大公司也会出现,就业面问题?

谢谢!
发表于 2015-1-23 15:14:21 | 显示全部楼层
是不是模拟spice +简单的数字仿真啊。。
 楼主| 发表于 2015-1-23 16:13:34 | 显示全部楼层
回复 2# A1985


   可能主要是一些Verilog-AMS的模型加入到数字中,提高仿真速度吧!希望会有一些系统的东西吧!
发表于 2017-1-20 19:43:44 | 显示全部楼层
book ?
发表于 2017-2-12 10:25:37 | 显示全部楼层
做过一个16nm DPLL的AMS verification,说点浅薄的见解吧。
AMS电路验证都必须考虑一个问题,如何平衡精度和速度。对于一个DPLL电路,如果spice仿真,大概需要两三天。而这时候电路还需一直在修改,这么长的turnaround时间,如果每个case都这么跑,显然受不了。此时,就两种思路,要不就尽量在模块级验证,但这很难验证一些系统功能,比如PLL lock;要不就对非关键电路降低精度要求。比如,差值计算电路是纯数字电路,直接用RTL,模拟电路部分,先全部用verilog-AMS模型,验证系统spec,之后随着设计的细化,再逐步替换为spice,这是便需要AMS simulation。
AMS verification的工具一般是digital simulator+fast spice simulator。从速度上说,AMS simulation有非常明显的优势,如果前面提到的电路,只需要4小时就可以完成,这样一天可以turnaround两次,如果是中国-美国跨时区合作,可以turnaround 3~4次。大大加速了设计进程。但是速度的代价必然是精度,有些电路精度要求低,比如sram,这时AMS verification的一致性很高。有些电路,包含很多loop,比如DPLL,很多时候AMS仿真并不能得到一个一致性的结果,这时候,你就得需要对电路的精度设置有细粒度的控制,这需要经验和对电路的了解。当仿真失败时,需要和designer一起分析是电路本身原因还是仿真设置的问题,甚至是工具的缺陷。
总的来说,对高速AMS设计来说,AMS verification还是一个很重要的岗位,面对的问题比digital verification更繁杂。也许他没有digital verification那么就业面广,但在市场上找一个有经验的,能处理28nm以下工艺的AMS verification engineer也不容易。不然,我也不会被抓壮丁去干这个了。
发表于 2017-2-22 22:00:48 | 显示全部楼层

好精细的分析
发表于 2017-2-27 08:12:40 | 显示全部楼层
赞一个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:39 , Processed in 0.023904 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表