在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 10551|回复: 10

[求助] 自己设计的PCIE板卡,采用altera的芯片,调试问题

[复制链接]
发表于 2015-1-16 15:08:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
pcie板子在调试的时候,插入主板了,识别到卡了,但是设备管理器该设备是黄色叹号提示不能启动。读LTSSM寄存器读到板子的状态在recovery和L0之间一直跳变  怀疑是tx的电气问题   配置的是gen1  X1的pcie  


altera的芯片


求懂得大侠指导一二
发表于 2015-1-16 21:46:36 | 显示全部楼层
你这肯定不能算“识别到卡了”,因为pcie link都没有拿到。-- 只有link好了之后,才能谈是否识别这个pcie 设备。link状态不稳,原因很多,无法定位,重点检查一下card的tx/rx电路(假设主板没有问题)。
 楼主| 发表于 2015-1-19 09:47:40 | 显示全部楼层
回复 2# qladxk2008

非常感谢您的热心帮助方便留个联系方式吗?详细地方还想向您请教
我的q是976676701
发表于 2015-1-19 14:13:25 | 显示全部楼层
回复 3# engbe

买的。站内联系吧。
 楼主| 发表于 2015-1-20 15:45:57 | 显示全部楼层
回复 4# qladxk2008

OK,L0This is the normal operational state.
‰ LinkUp = 1b (status is set true).
• On receipt of an STP or SDP Symbol, the idle_to_rlock_transitioned variable is reset to 0b
‰ Next state is Recovery if directed to change speed (directed_speed_change = 1b) by a higher
5 layer when both sides support greater than 2.5 GT/s speeds and the Link is in DL_Active state.The changed_speed_recovery bit is reset to 0b.


    Next state is Recovery if directed to this state.  If Electrical Idle is detected/inferred on all Lanes
25 without receiving an EIOS on any Lane, the Port may transition to the Recovery state or mayremain in L0. In the event that the Port is in L0 and the Electrical Idle condition occurs withoutreceiving an EIOS, errors may occur and the Port may be directed to transition to Recovery.
• Note: As described in Section 4.2.4.2, an Electrical Idle condition may be inferred on allLanes under any one of the following conditions: (i) absence of an Update_FC DLLP in
30 any 128 μs window, (ii) absence of a Skip Ordered Set in any of the configured Lanes in any128 μs window, or (iii) absence of either Update_FC DLLP or a Skip Ordered Set in any ofthe configured Lanes in any 128 μs window.
• Note: “if directed” applies to a Port that is instructed by a higher Layer to transition toRecovery including the Retrain Link bit in the Link Control register being set.
35 • Note: The Transmitter may complete any TLP or DLLP in progress.






感觉这一段可能是原因,虽然进入了L0状态一会,但是状态一直在跳转,很大可能是检测到了 Electrical idle状态。现在就是不知道这个状态产生的原因。

 楼主| 发表于 2015-1-20 15:48:18 | 显示全部楼层
Table 4-7: Electrical Idle Inference Conditions
State 2.5 GT/s :
L0 Absence of Update_FC or
alternatively a Skip Ordered
Set in 128 μs window
发表于 2015-1-20 21:36:01 | 显示全部楼层
1.如果你想做详细的分析,请用LA抓波形来检查LTSSM的状态机跳变的情况。2. 我不建议你做详细分析,我估计你的PCIE core不是代码级的IP,所以你做逻辑分析是很难有线索的。
3. 建议你从物理连接入手,把金手指用去氧化的方式处理一下。

上面是我目前能想到的。
发表于 2015-1-25 10:52:04 | 显示全部楼层
PCIEX4.JPG 出了这种问题再调试就难了。
如果是QSYS弄的,应该不用调试就OK了。除非你阻抗没有控制好。
我的都是直接OK,没有出现这种问题。主要精力放到了DMA驱动调试上。感觉板子硬件这部分就没有费心。
发表于 2015-7-24 11:23:28 | 显示全部楼层
回复 5# engbe
你好,我遇到了和你同样的问题,请问现在解决了吗? 我是不停地跳出L0,进入recovery,过段时间又回到l0
发表于 2016-4-22 21:57:33 | 显示全部楼层
我也遇到了相同的问题,LTSSM一直在L0和recovery之间跳转,最后变为0了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:30 , Processed in 0.041003 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表