在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: freedomistic

[资料] 图灵电子:FPGA设计实战 - Peter Wilson著(杜生海 译)

[复制链接]
发表于 2017-7-18 23:48:05 | 显示全部楼层
回复 1# freedomistic

不错,感谢分享,好好学习
发表于 2019-9-9 20:38:46 | 显示全部楼层
收下了,谢谢11
发表于 2020-5-20 11:28:16 | 显示全部楼层
谢谢分享
发表于 2020-6-11 14:59:42 | 显示全部楼层
好东西,谢谢分享。
发表于 2020-6-11 16:04:13 | 显示全部楼层
多谢分享。
发表于 2021-2-26 11:53:12 | 显示全部楼层
本帖最后由 freedomistic 于 2015-1-12 10:48 编辑     图灵出品,必属精品,直接上目录。  目录 第一部分 概述  第1章 绪论  第2章 FPGA基础知识   2.1 引言   2.2 FPGA的发展   2.3 可编程逻辑器件   2.4 现场可编程门阵列   2.5 FPGA设计技术   2.6 FPGA的设计约束   2.7 小结  第3章 Vhdl基础   3.1 引言   3.2 实体:模型接口    3.2.1 实体定义    3.2.2 端口    3.2.3 通用属性语句    3.2.4 常数    3.2.5 实体举例   3.3 构造体:模型的行为    3.3.1 构造体的基本定义    3.3.2 构造体声明    3.3.3 构造体语句   3.4 进程:VHDL中的基本功能单元   3.5 基本的变量类型和操作符    3.5.1 常数    3.5.2 信号    3.5.3 变量    3.5.4 布尔操作符    3.5.5 算术操作符    3.5.6 比较操作符    3.5.7 移位函数    3.5.8 拼接   3.6 判断与循环    3.6.1 if-then-else语句    3.6.2 case语句    3.6.3 for语句    3.6.4 While循环        3.6.5 exit语句    3.6.6 next语句   3.7 层次化设计    3.7.1 函数    3.7.2 包    3.7.3 元件    3.7.4 过程   3.8 调试模型   3.9 基本数据类型    3.9.1 基本类型    3.9.2 数据类型:bit    3.9.3 数据类型:boolean    3.9.4 数据类型:integer    3.9.5 数据类型:字符型    3.9.6 数据类型:实数    3.9.7 数据类型:时间   3.10 小结  第4章 设计自动化与FPGA测试   4.1 仿真    4.1.1 测试平台    4.1.2 测试平台的目标    4.1.3 简单的测试平台:实例化元件    4.1.4 增加测试激励   4.2 库    4.2.1 引言    4.2.2 库的使用    4.2.3 标准逻辑库    4.2.4 std_logic类型定义   4.3 综合    4.3.1 综合设计流程    4.3.2 综合相关事项    4.3.3 RTL设计流程   4.4 物理设计流程   4.5 布局布线   4.6 时序分析   4.7 设计缺陷   4.8 FPGA设计中的VHDL问题    4.8.1 初始化    4.8.2 浮点数及其操作   4.9 小结 第二部分 应用  第5章 图像与高速处理   5.1 引言   5.2 摄像头接口    5.2.1 硬件接口    5.2.2 数据率    5.2.3 拜尔模式    5.2.4 存储器需求   5.3 开始   5.4 确定接口   5.5 定义顶层设计   5.6 系统模块定义与接口    5.6.1 系统分解    5.6.2 鼠标和键盘接口    5.6.3 存储器接口    5.6.4 显示接口:VGA   5.7 摄像头连接接口   5.8 PC接口   5.9 小结  第6章 嵌入式处理器   6.1 引言   6.2 一个简单的嵌入式处理器    6.2.1 嵌入式处理器架构    6.2.2 基本指令    6.2.3 取指执行周期    6.2.4 嵌入式处理器的寄存器分配    6.2.5 一个基本的指令集    6.2.6 结构级还是行为级    6.2.7 机器码指令集    6.2.8 微处理器的结构单元    6.2.9 处理器函数包    6.2.10 程序计数器    6.2.11 指令寄存器    6.2.12 算术和逻辑单元    6.2.13 存储器    6.2.14 微控制器    6.2.15 简单微处理器总结   6.3 FPGA中的软核处理器   6.4 小结 第三部分 设计工具箱  第7章 串行通信   7.1 引言   7.2 曼彻斯特编解码   7.3 不归零编解码   7.4 不归零反转编解码   7.5 RS-232    7.5.1 引言    7.5.2 RS-232波特率产生器    7.5.3 RS-232接收器   7.6 通用串行总线   7.7 小结  第8章 数字滤波器   8.1 引言   8.2 S域到Z域的变换   8.3 用VHDL实现Z域的函数    8.3.1 引言    8.3.2 增益模块    8.3.3 和与差    8.3.4 除法模型    8.3.5 单位延迟模型   8.4 基本低通滤波器模型   8.5 FIR滤波器   8.6 IIR滤波器   8.7 小结  第9章 安全系统   9.1 块加密简介   9.2 费斯特尔格子的结构   9.3 数据加密标准    9.3.1 引言    9.3.2 DES的VHDL实现    9.3.3 DES的验证   9.4 高级加密标准   9.5 小结  第10章 存储器   10.1 引言   10.2 用VHDL对存储器进行建模   10.3 只读存储器   10.4 随机存取存储器   10.5 SRAM   10.6 Flash存储器   10.7 小结  第11章PS/2鼠标接口   11.1 引言   11.2 PS/2鼠标基础   11.3 PS/2鼠标命令   11.4 PS/2鼠标数据包   11.5 PS/2操作模式   11.6 PS/2滚轮鼠标   11.7 基本PS/2鼠标处理模块VHDL代码   11.8 修改后的PS/2鼠标处理模块VHDL代码   11.9 小结  第12章 PS/2键盘接口   12.1 引言   12.2 PS/2键盘基础   12.3 PS/2键盘命令   12.4 PS/2键盘数据包   12.5 PS/2键盘操作模式    12.5.1 基本PS/2键盘处理模块VHDL代码    12.5.2 修改后的PS/2键盘处理模块VHDL代码   12.6 小结  第13章 一个简单的VGA接口   13.1 引言   13.2 基本像素时序   13.3 图像处理   13.4 VGA接口的VHDL实现   13.5 水平同步   13.6 垂直同步   13.7 水平和垂直消隐脉冲   13.8 计算正确的像素数据   13.9 小结 第四部分 优化设计  第14章 综合   14.1 引言   14.2 RTL综合支持的VHDL    14.2.1 初始条件    14.2.2 并发边沿    14.2.3 数字类型    14.2.4 wAIt语句    14.2.5 断言    14.2.6 循环   14.3 一些引起综合失败的情况   14.4 综合的内容    14.4.1 总体设计结构    14.4.2 控制器    14.4.3 数据路径   14.5 小结  第15章 VHDL行为建模   15.1 引言   15.2 怎样从RTL转向行为级   15.3 小结  第16章 设计优化   16.1 引言   16.2 逻辑优化技术   16.3 改善性能   16.4 关键路径分析   16.5 小结  第17章 VHDL-AMS   17.1 引言   17.2 VHDL-AMS简介   17.3 模拟引脚:TERMINAL   17.4 混合域建模   17.5 模拟变量:quantity   17.6 VHDL-AMS中的联立方程   17.7 一个VHDL-AMS的例子    17.7.1 直流电压源    17.7.2 电阻   17.8 VHDL-AMS中的微分方程   17.9 用VHDL-AMS进行混合信号建模.154   17.10 一个基本的开关模型   17.11 基本VHDL-AMS比较器模型   17.12 多领域建模   17.13 小结  第18章 设计优化举例:DES   18.1 引言   18.2 数据加密标准   18.3 MOODS   18.4 初始设计    18.4.1 简介    18.4.2 总体结构    18.4.3 数据转换    18.4.4 密钥转换   18.5 初始综合   18.6 优化数据路径   18.7 最终综合   18.8 结果   18.9 三重DES    18.9.1 引言    18.9.2 面积最小:迭代实现        18.9.3 延迟最小:流水线方式   18.10 方案比较   18.11 小结 第五部分 基本技术  第19章 计数器   19.1 引言   19.2 基本二进制计数器   19.3 综合简单的二进制计数器   19.4 移位寄存器   19.5 约翰逊计数器   19.6 BCD计数器   19.7 小结  第20章 锁存器、触发器和寄存器   20.1 引言   20.2 锁存器   20.3 触发器   20.4 寄存器   20.5 小结  第21章 串并转换与并串转换   21.1 串并转换   21.2 并串转换   21.3 小结  第22章 ALU功能   22.1 引言   22.2 逻辑功能   22.3 位加法器   22.4 n位结构化加法器   22.5 n位可配置加法器   22.6 的补码   22.7 小结  第23章 译码器与多路复用器   23.1 译码器   23.2 多路复用器   23.3 小结  第24章 VHDL中的有限状态机   24.1 引言   24.2 状态转移图   24.3 用VHDL实现有限状态机   24.4 小结  第25章 VHDL中的定点算法   25.1 引言   25.2 基本定点类型   25.3 定点函数    25.3.1 定点数向std_logic_vector的转换    25.3.2 定点数向实数的转换   25.4 测试定点数函数   25.5 小结  第26章 二进制乘法   26.1 引言   26.2 基本二进制乘法   26.3 VHDL无符号乘法器   26.4 乘法函数的综合   26.5 “简单的”乘法   26.6 小结  第27章 参考书目   27.1 引言   27.2 VHDL参考书   27.3 FPGA参考书   27.4 普通数字设计参考书   FPGA设计实战.pdf (11.46 MB, 下载次数: 2434 )
发表于 2021-3-3 08:25:51 | 显示全部楼层
FPGA设计实战.pdf (11.46 MB, 下载次数: 2449 )
发表于 2021-3-6 04:05:36 | 显示全部楼层
谢谢分享
发表于 2021-3-8 21:18:27 | 显示全部楼层
感谢
发表于 2021-3-9 08:31:11 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 02:29 , Processed in 0.022645 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表