在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5574|回复: 4

[求助] Flip chip封装 pad问题

[复制链接]
发表于 2015-1-5 11:09:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
菜鸟一枚,在做PMU的项目,我想问一下,flip chip封装可以共用pad吗?   因为LDO比较多,每个LDO都有一个VDD的pad,但是想让两个到三个LDO共用一个pin。
   那么,是不是如果用flip chip倒装封装的话,版图上三个LDO只能有一个VDD pad,这样出一个电源vdd pin?
    还是可以有三个VDD pad ,但是只出一个vdd的pin 呢?
    因为没有接触过flip chip的封装,请用过的前辈们给点建议!
发表于 2015-1-5 13:06:20 | 显示全部楼层
LDO 输入vdd可以share,不过要计算一下一个bump能承受多少current
 楼主| 发表于 2015-1-5 14:39:42 | 显示全部楼层
回复 2# fuyibin


   嗯  嗯   LDO还好,负载电流不大,两三个共用一个没问题!    谢谢了

                               
登录/注册后可看大图


WLCSP 有两种
一种直接凸块
一种上图的RDL重新分布结构,我们使用的就是这种,可以共用!
再次感谢你的解答,新年快乐!
发表于 2020-8-21 08:42:26 | 显示全部楼层
学习了,非常感谢
发表于 2022-11-22 17:01:40 | 显示全部楼层


fuyibin 发表于 2015-1-5 13:06
LDO 输入vdd可以share,不过要计算一下一个bump能承受多少current


请问一下这个bump承受多少current应该参考什么资料算呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:42 , Processed in 0.022047 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表