在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6155|回复: 5

[求助] BLACK-BOX LVS问题

[复制链接]
发表于 2014-12-26 09:34:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用一个标准单元库在virtuoso里手工设计了一块电路。因为标准单元版图里只有金属连线、没有晶体管(出于版权保护原因),因此只能使用BLACK-BOX方式做LVS。现在有一个问题:做BLACK-BOX LVS的时候,只能检查各个单元的端口是不是连接正确,但是单元之间的连线和单元内部连线之间的短路没有办法检查。比如说,对于一个DFF,假设使用一根M1连接到它的输入D,如果这根M1稍微长一些,碰到了这个DFF内部的某根线(不是输入输出端口,也不是POWER/GND),那么就相当于这两根线之间短路了。但是,这种短路在LVS里是检查不出来的,因为工具(Calibre)会认为这个DFF的版图是空的,因此无法判断出短路的情况。我们现在没有办法解决这个问题,不知有高手可以帮忙一下吗?谢谢!
发表于 2014-12-26 11:03:06 | 显示全部楼层
这个情况在PR工具里面反而有体现,检查lvs会发现某些net和null(这条就是例子中DFF不是pin的那条线)短路,在calibre情况有点不同
发表于 2020-8-20 16:21:33 | 显示全部楼层
楼主辛苦了,谢谢!
发表于 2023-9-20 20:07:21 | 显示全部楼层
自己画了金属电感,遇到了同样的问题
发表于 2024-1-24 15:47:06 | 显示全部楼层

感谢分享
发表于 2024-2-5 15:11:15 | 显示全部楼层
试试转成lef2gds?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 04:58 , Processed in 0.025018 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表