在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4253|回复: 6

[求助] 关于siliconsmart对pmk特征化的问题

[复制链接]
发表于 2014-12-22 18:43:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在用siliconsmart对power management kit做re-ch ,其他单元都没有问题,但是retention register每次都有failed task,不知道诸位大神有没有做过这方面的工作,求问做re-ch流程中对PMK中有back up power 和primary power的cell是怎么处理的?
具体问题是:
因为retention register的VDD 和VDDG 同时供电时(正常模式)rent信号应该是只能为1,可是查看仿真文件时发现有rent为0的情况,所以具体保持寄存器这种情况在特征化的时候应该如何处理?

另外没有failed的task提出来的信息与原始库中差别也挺大的…… 总觉得哪里设置有问题,求助各位大神
发表于 2014-12-23 10:06:48 | 显示全部楼层
pmk的rek是比较难的,要在模型上进行一些修改, 具体的我不是特别清楚,

但是pmk通常都是timing 不紧张的地方,  不k 也可以用的,
发表于 2014-12-23 10:52:50 | 显示全部楼层
可以留个邮箱吗?想请教点问题,谢谢
发表于 2016-3-28 17:32:28 | 显示全部楼层
准备学习,各位有相关资料吗?能共享一下吗1
发表于 2018-11-14 10:13:55 | 显示全部楼层
2018版到現在還是不太認得retention FF,也和原廠反映過了....繼續等官方修正吧
发表于 2023-4-21 18:36:46 | 显示全部楼层
请问这个问题后来解决了没?
发表于 2024-4-12 18:15:14 | 显示全部楼层
可以问问要k的库有VDD和VDDB两组的情况下,set logic_high_name {VDD VDDB}可行吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:49 , Processed in 0.020395 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表