|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
设置了 set verilogout_no_tri true 然后写了一个简单的 三态门代码:module test (clk,en,din,dout);
input clk,en,din;
output dout;
reg dout;
always@(posedge clk)
begin
if(en)
dout<=din;
else
dout<=1'bz;
end
endmodule
为什么还是会有警告呢,这个命令没起作用啊
Warning: In design 'test', input pin 'clear' of leaf cell 'dout_tri_enable_reg' is not connected to any net. Logic 0 assumed. (LINT-0)
Warning: In design 'test', input pin 'preset' of leaf cell 'dout_tri_enable_reg' is not connected to any net. Logic 0 assumed. (LINT-0)
Warning: In design 'test', input pin 'data_in' of leaf cell 'dout_tri_enable_reg' is not connected to any net. Logic 0 assumed. (LINT-0)
类似还有 set verilogout_show_unconnected_pins true
和 set_fix_multiple_port_nets -all -buffer_constants
这几个命令都起不到作用 |
|