请教各位,如何將几个module做的一样.

even_ryen · 发表于 2014-12-11 19:07:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 even_ryen 于 2014-12-12 08:48 编辑

有下面4個module.
BLK1 CC_BLK1 (.A1(a1));
BLK2 CC_BLK2 (.A1(a2));
BLK3 CC_BLK3 (.A1(a3));
BLK4 CC_BLK4 (.A1(a4));

BLK1,BLK2,BLK3,BLK4的线路是一样的,designer要求将BLK1,BLK2,BLK3.BLK4做成一样的,連線都要一樣.
我之前是手工改了verilog,将BLK2,BLK3,BLK4都改成了BLK1,然后save Paritition做.
但是designer要求不能修改verilog.那要怎么才能将BLK1,BLK2,BLK3.BLK4做成一样的?
我用的工具是EDI13.2.

icfbicfb · 发表于 2014-12-12 10:45:27

ecoChangeCell啊，改master name不就好了，

even_ryen · 发表于 2014-12-12 13:12:13

回复 2# icfbicfb

谢谢版主回复,我有个疑问,ecoChangeCell可以对module操作吗?这个命令不是只对instance操作吗?

icfbicfb · 发表于 2014-12-12 22:14:00

我以为你是hard macro，

even_ryen · 发表于 2014-12-13 09:38:39

回复 4# icfbicfb

不好意思,是我没有讲清楚.BLK1,BLK2,BLK3,BLK4不是hard macro.它们都是有自己的sub module.
我将verilog修改为:
BLK1 CC_BLK1 (.A1(a1));
BLK1 CC_BLK2 (.A1(a2));
BLK1 CC_BLK3 (.A1(a3));
BLK1 CC_BLK4 (.A1(a4));
用formality跟原始netlist比较过,是match的.所以这四个线路是一样的.
但是现在Designer不让修改verilog.所以我不知道要怎么做了.请版主不吝赐教.谢谢.

[求助] 请教各位,如何將几个module做的一样.

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2