设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 求助：starRC提取top and bottom layer对signal wire产 ...

发新帖

查看: 1208|回复: 0

[讨论] 求助：starRC提取top and bottom layer对signal wire产生的caps

发表于 2014-12-11 10:45:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

模型：
一根signal wire ，top and bottom 是metal layer ，left and right 可能是其他signal wire

在默认的情况下用starRC可以提取其left and right wire 对该signal wire 产生的寄生电容caps，

而忽略top and bottom layer对该signal wire产生的影响.

现在需要考虑top and bottom layer对该signal wire产生的影响，请问使用starRC怎样提取由

top and bottom layer产生的寄生电容caps?

bottom, 模型, 影响

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:37 , Processed in 0.020116 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表