在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 小泥巴

[求助] flipchip的bump cell的问题

[复制链接]
发表于 2023-5-8 17:38:07 | 显示全部楼层


hongzhiliao 发表于 2017-6-29 09:51
可以自己画也可以代工厂给,自己画吧。


请问一下如果是自己画的话,pr结束后做ir-drop分析时需要自己建一个bump的pgv么?
发表于 2023-5-10 16:03:16 | 显示全部楼层
一般情况下,设计flipchip所需的bump cell的LEF信息是由芯片制造厂商提供的。芯片制造厂商会提供相应的标准单元库(Standard Cell Library,简称SCL)以及IP库(Intellectual Property Library,简称IP库),其中包含了各种类型的基本单元和功能模块的电路原理图、版图、SPICE 模型、LEF 文件等设计资源。  对于常见的 flipchip 连接方式(例如 C4 连接),多数芯片制造厂商都会提供相应的 bump cell,包含了相应的 metal layer 图形、尺寸和引脚位置等信息。在进行后续的物理设计时,设计人员可以直接调用这些 bump cell 的LEF信息,以便快速完成布局和布线。  需要注意的是,在实际使用过程中,芯片制造厂商提供的 bump cell 的LEF信息可能不是完全符合实际应用的要求,设计人员可能需要进行一定的修改和优化。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 05:19 , Processed in 0.016721 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表