设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › QVCO相位噪声仿真问题
返回列表 发新帖
查看: 1702|回复: 2

[求助] QVCO相位噪声仿真问题

[复制链接]
hustcg
发表于 2014-12-4 14:56:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
请问QVCO在仿真pss+pnoise里的"Output->Voltage"的“Negative Output Node”应该选什么呢，是对应的差分端，还是对地？
回复

举报

jiajie109
发表于 2014-12-4 15:51:34 | 显示全部楼层
差分VCO对应差分端，单端VCO就选地，或空着（默认为地）。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

发表于 2014-12-4 18:40:16 | 显示全部楼层
接地。。。。。
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:52 , Processed in 0.013810 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表