verilog中的for循环问题

nancyjj90 · 发表于 2014-12-3 16:58:36

您需要登录才可以下载或查看，没有账号？注册

x

用verilog实现几个数的排序功能一定要用到for循环码？有没有其他写法？用for循环综合出的电路面积好大啊。。。怎么才能让综合结果小一点啊。。求大神帮忙

A1985 · 发表于 2014-12-3 17:41:09

多学点基础知识。。

wgej1987 · 发表于 2014-12-3 17:41:16

有些大是正常的。找最大值还好点，排序本来就耗资源。要么速度换面积，要么面积换速度，如果你的数比较特殊的话还能想想办法优化。

nancyjj90 · 发表于 2014-12-3 18:35:54

回复 2# A1985

具体什么方面的基础知识请您指教

nancyjj90 · 发表于 2014-12-3 18:36:36

回复 3# wgej1987

多谢！

polozpt · 发表于 2014-12-3 21:01:27

有些大是正常的。找最大值还好点，排序本来就耗资源。要么速度换面积，要么面积换速度，如果你的数比较特殊 ...
wgej1987 发表于 2014-12-3 17:41

登录/注册后可看大图

同意，最大值和次大值还好找

A1985 · 发表于 2014-12-4 08:56:41

软件的排序算法，选一种，然后再考虑rtl来实现。不要就for。。。。。

layueliuhuo · 发表于 2014-12-4 15:33:35

用状态机代替for循环，用RAM代替C中的排序数组，应该能解决

nancyjj90 · 发表于 2014-12-4 17:49:02

回复 8# layueliuhuo

状态机是不是就相当于用时间换面积，用状态机的话整个排序周期会变多吧

June_ · 发表于 2016-12-28 13:19:42

同问，for循环用状态机改写，会需要大量的时钟周期，怎样可以减少周期

[求助] verilog中的for循环问题