设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计时去毛刺的方法
12下一页
返回列表 发新帖
查看: 5573|回复: 18

FPGA设计时去毛刺的方法

[复制链接]
olive-taker
发表于 2007-4-2 21:25:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
附件中主要讲述了FPGA设计时出现毛刺的原因，以及解决的办法。很值得一看。
设计

如何解决FPGA电路设计中的毛刺问题.doc

32 KB, 下载次数: 183 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA设计中毛刺产生的原因和消除方法

相关帖子
回复

举报

lxy007
发表于 2007-4-7 12:36:34 | 显示全部楼层
讲的怎么样啊。。。没人下过么
回复 支持 反对

举报

liumeco
发表于 2007-7-2 19:54:59 | 显示全部楼层
怎么下不下来啊？阿？~~~~~~~~~~~~~~~~
回复 支持 反对

举报

tezhong
发表于 2007-7-2 20:28:01 | 显示全部楼层
下来看看，谢谢lz
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tezhong
发表于 2007-7-2 20:36:40 | 显示全部楼层
a,感觉文档不是很好看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

liuyao
发表于 2007-7-8 17:27:41 | 显示全部楼层

为什么没有图形

为什么没有图形
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zhangjiaxun
发表于 2009-12-2 20:34:01 | 显示全部楼层
没有图吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mervynermervyne
发表于 2011-2-15 23:18:32 | 显示全部楼层
ni ce   than k u
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

stone_1979
发表于 2011-2-20 11:46:07 | 显示全部楼层
看看。。。。。。。。。。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

rjt9552
发表于 2011-7-25 16:31:02 | 显示全部楼层
怎么不能下
回复 支持 反对

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 09:27 , Processed in 0.252079 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表