综合的时候怎么关掉某一个block的clock gating插入？

午后乐天派 · 发表于 2014-11-29 15:10:27

您需要登录才可以下载或查看，没有账号？注册

x

如题，也就是假设我有10个block一起综合，但里面有一个block是IP不用做clock gating插入，其他的9个要插入clock gating，怎么设置？

现在我一用下面的命令，就会10个block一起优化clock gating，怎么办？
compile -gate_clock

午后乐天派 · 发表于 2014-11-29 15:37:51

在线等

Timme · 发表于 2014-11-30 03:25:23

set_clock_gating_style

午后乐天派 · 发表于 2014-12-1 08:51:05

回复 3# Timme

这个命令对我的需求无效啊！

午后乐天派 · 发表于 2014-12-5 18:06:39

安全没有人知道吗？

RNA2012 · 发表于 2014-12-7 15:54:55

把这个block单独综合了再放进来

午后乐天派 · 发表于 2014-12-8 10:24:54

把这个block单独综合了再放进来
RNA2012 发表于 2014-12-7 15:54

登录/注册后可看大图

只能这样？没有什么command能在做clock gating的时候，把这个block排除？

午后乐天派 · 发表于 2015-1-12 17:33:48

继续求解！

zfx253 · 发表于 2015-1-15 10:35:31

RC倒是直接可以exclude掉某个module
DC的话remove_clock_gating支持对module操作

[求助] 综合的时候怎么关掉某一个block的clock gating插入？