带隙基准电压设计

kjlin007 · 发表于 2014-12-2 10:20:38

KVL,KCL永遠成立,只是電路運作並非想設計的運作狀況,出來的電壓就不對了
STARUP circuit 就是要讓pmos的vgs拉開使電流導通使整體電路在正確運作

semico_ljj · 发表于 2014-12-2 10:25:22

marking

qq1328454800 · 发表于 2014-12-2 10:53:31

回复 29# taohuachangkai

图片1.png

qq1328454800 · 发表于 2014-12-2 11:00:36

回复 30# mcgrady
eetop.cn_未命名.jpg

在这个论坛里看到了这样一句话“0状态时，所有的nmos管G级都为0，所有的pmos管G级都为vdd” 这就是0状态时管子的特点吗？

vincentlu · 发表于 2014-12-3 09:21:40

搭的不错~~~~

taohuachangkai · 发表于 2014-12-3 09:35:56

回复 33# qq1328454800

哦，谢谢，明白了。R2不能动，通过改变R3实现输出电压可控。

mouseyyh · 发表于 2014-12-25 10:04:41

oh, my god!!!!

122013137 · 发表于 2017-12-13 12:39:42

源极的输出电压随着栅极输入的变化而变化

pansycc · 发表于 2020-8-4 11:08:42

mcgrady 发表于 2014-11-30 23:11
（1）图1多了2个电阻和图2多了4个电阻有什么作用，与图3相比有什么区别？
手算一下，不难发现图一图二的基 ...

请问前辈图1图2的启动有哪儿需要注意的呢？？

[原创] 带隙基准电压设计