带隙基准电压设计

自学成菜 · 发表于 2014-11-26 21:30:54

回复 5# qq1328454800

输入为P管的运放不是这么搭的，你翻下书看下

cnx · 发表于 2014-11-27 00:00:45

这个电路能用

priestszpku · 发表于 2014-11-27 09:25:52

能用是能用，但是输出端在P mos的S端，这里得到的输出阻抗R小了点，整个OP的增益不大呀，做的没有意义了

jxyang1005 · 发表于 2014-11-27 10:03:55

建议换成P管输入

sc_filter_2014 · 发表于 2014-11-27 20:04:32

看得我想哭

ipmsn5 · 发表于 2014-11-27 21:29:18

巨型菜鸟，你多看看书啊。

wp8804 · 发表于 2014-11-28 09:25:22

PMOS管做输入对管，NMOS电流镜做负载，好好看下书，不要在犯这种错误了

qq1328454800 · 发表于 2014-11-28 16:50:20

之前犯了很多低级的错误，感谢各位大神帮我指出，并给出了一下改正方法，在这里小生感谢大家了！！！然后，我把放大器换成两级带米勒补偿的运放，现在这个电路基本上工作了，TC=10PPM左右、、、

qq1328454800 · 发表于 2014-11-28 17:36:46

本帖最后由 qq1328454800 于 2014-11-28 17:50 编辑

图片1.png

看论文时好多人用到图1、图2结构的bandgap，与书上经典bandgap的电路结构（图3）相比这里多了几个电阻和少了一个三极管，我想问的是
（1）图1多了2个电阻和图2多了4个电阻有什么作用，与图3相比有什么区别？
（2）图1和图2这两种结构的电路于什么区别？

希望给位前辈指点一下，小生感激不尽！！！

fightshan · 发表于 2014-11-28 18:44:18

这个是因为你的运放的共模输入电压处在了ICMR之外的原因，你用了NMOS做尾电流源，又用NMOS做输入对管，那么你的ICMR下限就是VGSmn0+VDSmn2,在你电路工作时运放的共模电压低于这个值，那么输入对管自然就不会处在正常工作的饱和区，因此你需要把ICMR的下限拉低，不改变这个结构，不换PMOS输入对管也可以做到，只要调整NMOS的W/L使下限足够低也是可以的，当然这不容易做到。
如果换成PMOS管，则相当容易，ICMR下限甚至可以比GND还低，而且PMOS的噪声性能比NMOS更好，如果非要用NMOS，则像楼上说的换成折叠就可以了。

[原创] 带隙基准电压设计

站长推荐 /2