PLL带内相位噪声

fox2738 · 发表于 2014-11-25 18:08:59

长知识了

薛定谔的太极拳 · 发表于 2014-11-25 18:36:24

10log。。。。

cl378454434 · 发表于 2014-11-26 09:12:26

回复 8# 何平

尽量别看中文论文，JoyShockley版主说的是对的，在PLL锁定后，在PFD的死区时间，cp的上下两个开关都导通，cp贡献噪声，其余时间cp的开关都是断开的，可以认为cp不贡献噪声；还有很多soc芯片里，PLL的reference clk也不是很干净的并不都是由高质量的晶振提供，所以哪个噪声占的比较大的比要看实际情况具体分析。

尘下之尘 · 发表于 2014-11-26 09:23:16

回复 10# JoyShockley

关于射频频综的文章，能发几篇博士的论文么，谢谢 ~

cl378454434 · 发表于 2014-11-26 09:23:40

回复 10# JoyShockley

敢问楼主，是哪个组的？？闵浩？洪志良？闫？

何平 · 发表于 2014-11-26 15:20:15

回复 10# JoyShockley

我做的是时钟，谢谢版主，提供的论文中正有我待解决的问题

miss_u_2 · 发表于 2014-11-28 00:51:21

回复 7# JoyShockley
超？

何平 · 发表于 2014-12-12 15:56:48

AN10007-Jitter-and-measurement.pdf (576.79 KB, 下载次数: 198 )

2014-12-12 15:56 上传
点击文件名下载附件

回复 12# 薛定谔的太极拳

何平 · 发表于 2014-12-12 15:57:33

回复 12# 薛定谔的太极拳

AN10007-Jitter-and-measurement.pdf (576.79 KB, 下载次数: 84 )

薛定谔的太极拳 · 发表于 2014-12-13 11:14:40

回复 19# 何平

好的我看看先

[求助] PLL带内相位噪声

站长推荐 /1