Verilog仿真问题

seraph1001 · 发表于 2014-11-18 21:23:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

最近用ISE14.4的Core Generator生成了一个FIR，5.0版的，在用modelsim仿真的时候发现Verilog与VHDL的仿真结果不一致，在Verilog中RFD信号就像时钟一样，一直在变化，但是在VHDL中就是正常的，后来在生成CORE的时候发现，这个CORE不支持Verilog的behavior model，不知道是不是与这个有关。
请问哪位大侠知道该怎么设置，似的modelsim能正常仿真基于Verilog的FIR？

seraph1001 · 发表于 2014-11-26 21:32:40

怎么没人知道呀？自己顶一下

账号		自动登录	找回密码
密码			注册

[求助] Verilog仿真问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1