在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2667|回复: 1

[求助] 关于spartan6 PLL输出时钟抖动jitter配置的解决方法

[复制链接]
发表于 2014-11-11 22:51:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我有个问题请教一下:
      我现在需要用xilinx spartan6器件锁相环,输入晶振频率没有限制,但是经过PLL倍频后需要125MHz频率输出,且jitter≤50ps,比如输入50M 70M 80MHz都行,我的问题是ISE配置向导中我怎么设置才能在最后的输出125MHz对应的jitter在255ps左右,即有高手能够教我配置向导具体设置方法,十分感谢各位!
 楼主| 发表于 2014-11-11 22:53:06 | 显示全部楼层
纠正一下,我的意思是在IP核设置向导中我不管怎么设置输出125MHz时钟的抖动都不满足≤50ps的要求,一般都在180~250ps之间,求高人指点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:30 , Processed in 0.017695 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表