在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: chengzhenjun

Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar

[复制链接]
发表于 2010-12-15 09:57:34 | 显示全部楼层
sdsdfsdfsdfsdfsdfsdfsdfsdfsdfdsfsdf
发表于 2010-12-15 10:42:29 | 显示全部楼层
回了再看
发表于 2010-12-15 22:21:46 | 显示全部楼层
顶起来了。。。
发表于 2010-12-15 22:31:00 | 显示全部楼层
谢谢LZ分享
发表于 2010-12-16 21:27:14 | 显示全部楼层
Xilinx的FPGA设计全流程:Modelsim-Synplify.Pro-ISE.rar
发表于 2011-1-7 16:12:55 | 显示全部楼层
正需要。。。。
发表于 2011-1-7 23:10:54 | 显示全部楼层
顶,学习学习学习
发表于 2011-1-7 23:58:41 | 显示全部楼层
顶!!
发表于 2011-1-8 20:10:17 | 显示全部楼层
看看KANKA
发表于 2011-1-9 18:47:14 | 显示全部楼层
謝謝...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 04:41 , Processed in 0.026161 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表