以DAC为例介绍AMS-Design数模混合电路仿真方法(含代码)

bzdnxl · 发表于 2023-10-30 11:15:11

ths for y s

健行渐远 · 发表于 2023-11-6 11:55:07

学习一下

lxm001 · 发表于 2023-12-31 13:54:04

JoyShockley 发表于 2014-11-26 14:57
回复 4# albert_eetop

Virtuoso® AMS Designer Environment User Guide
Product Version IC6.1.7 March 2016
virtuoso help 栏下搜索AMS

登录/注册后可看大图

mustafa16 · 发表于 2024-1-4 05:18:52

thanks

张瑞东 · 发表于 2024-1-25 14:23:25

请问开头include的两个文件没有放进来吗

hefuzhang · 发表于 2024-3-5 17:30:40

非常感谢楼主的分享

gubels · 发表于 2024-3-5 22:17:14

Gr8 to learn

飞龙啸天1 · 发表于 2024-3-9 19:33:19

赞一个！

john_123 · 发表于 2024-3-10 09:08:44

thanks

liuzhuozhuo · 发表于 2024-4-3 17:00:16

请问各位大佬，有没有对virtuoso的ams混仿比较熟的，有知道：混仿时有里添加了连接的库有L2E这种，但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口，是没有D -TO-D这种设置吗？本来以为是verilog编译里面irun.log里面有nostdout，但是第一级分频器的输出又能在仿真波形那里看见，我找了几天也没找到解决办法，
事情是这样的：在跑pll混仿的时候，开始都很正常，有一次加了一个新的23分频器的代码之后，就仿不成功了，几个级联的23分频器代码不能连接了，只有第一级23分频器有正确输出，从这之后的分频器在ADE L的仿真波形里都没有输出，导致整个pll环路不能正常工作，卡了好几天实在是不知道怎么改了（可以小偿拜托拜托）

[原创] 以DAC为例介绍AMS-Design数模混合电路仿真方法(含代码)

站长推荐 /2