在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5694|回复: 12

关于晶体管VBIC模型的问题?

[复制链接]
发表于 2006-3-23 11:02:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
I am a beginner of ic design.I have a problem about the VBIC model of BJT.As everybody know,the ordinary BJT modle only have 3 nodes named E,B,C.But the VBIC model have 4 nodes named E,B,C,S.I know this node S means substrate by reading the VBIC model note.Should I connect S to the GND directly in circuit design and simulation or the other way? THANKS FOR YOUR HELP! :em04:
发表于 2006-3-23 13:12:36 | 显示全部楼层

关于晶体管VBIC模型的问题?

你在哪看到的这个模型?看看模型文档。
发表于 2006-3-23 13:25:24 | 显示全部楼层

关于晶体管VBIC模型的问题?

在附件里面是图
Using the VBIC Bipolar Transistor Model
The VBIC (Vertical Bipolar Inter-Company) model is a new bipolar transistor model for Star-Hspice. You can use VBIC by specifying parameter LEVEL=4 for the bipolar transistor model.
VBIC addresses many problems of the SPICE Gummel-Poon model:
More accurate modeling of Early effect
Parasitic substrate transistor
Modulation of collector resistance
Avalanche multiplication in collector junction, parasitic capacitances of base-emitter overlap in double poly BJTs, and self heating.
Understanding the History of VBIC
VBIC was developed by engineers at several companies. The detailed equations1 for all elements are given in the referenced publication. Recent information and source code can be found on the web site:
http://www-sm.rz.fht-esslingen.de/institute/iafgp/neu/VBIC/index.html
Our implementation is compliant to standard VBIC. Self-heating and excess phases have been implemented or enabled in this version 99.4
The large signal equivalent circuit for VBIC is shown in Transient Analysis. Capacitors CBCO, CBEO and resistors RCX, RBX, RE, and RS are linear elements, all other elements of the equivalent circuit are nonlinear.

41_761_2.pdf

40.28 KB, 下载次数: 62 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2006-3-23 15:25:00 | 显示全部楼层

关于晶体管VBIC模型的问题?

substrate接地与否与模型没有关系吧?
P substrate 应该接GND,若是n substrate应该接VDD。
发表于 2006-3-23 18:25:33 | 显示全部楼层

关于晶体管VBIC模型的问题?

我问过一个人,他说还不一定是接地!有可能接一个电压!把我都弄晕了!因为我用的模型库里面由这个S引脚,所以很担心我的接法不对对电路仿真造成影响
发表于 2006-3-24 09:22:59 | 显示全部楼层

关于晶体管VBIC模型的问题?

这我就不清楚了,你两种都仿真验证一下性能就知道了。
发表于 2008-5-2 16:16:56 | 显示全部楼层
理论上来说 两种豆可以
发表于 2008-5-2 18:19:17 | 显示全部楼层
严格来说如果 是P SUB的话应该接到最低电压,N SUB的话接到最高电压,目的是使PN结保持零偏或者反偏
发表于 2010-4-25 17:48:48 | 显示全部楼层
仿真时不能直接接地的,bjt可以使用四端仿真
发表于 2010-4-25 17:54:12 | 显示全部楼层
thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 03:05 , Processed in 0.028007 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表