在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 真我个性

[原创] 以DAC为例介绍SpectreVerilog数模混合电路仿真方法(含代码)

[复制链接]
发表于 2015-5-14 16:29:11 | 显示全部楼层
先学这个,再学AMS
发表于 2015-5-14 16:34:57 | 显示全部楼层
给个大赞!
发表于 2015-5-27 14:31:34 | 显示全部楼层
非常感谢。。
发表于 2015-5-29 11:35:45 | 显示全部楼层
感谢楼主分享,正在学习……
发表于 2015-5-29 11:40:24 | 显示全部楼层
回复 4# 真我个性


   虽然AMS是Cadence更新主推的混仿工具,但是听同学说SpectreVerilog虽然仿真速度慢,但是精度更高,AMS快但是精度低,楼主以你的经验看,是这样吗?
    我现在遇到一个问题是数字高电平一直是默认的5V,自己已经把每个cell改了一遍,但是没有效果。因为自己电路中的一个数字模块没有正常工作,怀疑是由于接口电路设置的问题,楼主你觉得会是哪里的问题呢?
 楼主| 发表于 2015-5-29 15:33:22 | 显示全部楼层
本帖最后由 真我个性 于 2015-5-29 15:34 编辑

回复 55# ccic
AMS似乎成为混仿的首选了,至于两者精度,不甚了解。后面一直为5V,你可以检查写connection中电平转换是否正确
发表于 2015-6-1 21:24:15 | 显示全部楼层
顶起,太感谢了。做出这么好的总结。
发表于 2015-6-4 16:21:50 | 显示全部楼层
回复 56# 真我个性

首先感谢你的回复 ,写Connection?如何实现?是下图这样吗?

我用的是CadenceIC5141,只有一个mix-signal opt. 下面有Interface Elements,选择library,做了相应的修改
SpectreVerilog_IE3.PNG

但是得到的输出信号还是之前系统默认的5V
SpectreVerilog_IE4.PNG
发表于 2015-6-7 20:53:00 | 显示全部楼层
非常感谢提供!
发表于 2015-6-8 09:32:59 | 显示全部楼层
谢楼主!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:21 , Processed in 0.024852 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表