加入PLL的DFT时钟定义

豆沙包 · 发表于 2014-10-13 11:35:37

您需要登录才可以下载或查看，没有账号？注册

×

在设计中加入了PLL，数字部分有三个时钟clk_100，clk_DSP，clk_image，其中clk_100是与Pll的时钟输出口相连，在定义DFT的scan clock时应该怎么定义？

elone · 发表于 2014-10-13 14:46:56

scan clk应该是从pad单独输入的时钟，与PLL输出MUX后产生clk_100

豆沙包 · 发表于 2014-10-13 16:08:47

回复 2# elone

我不知道理解的对不对，是不是应该再单独创建一个scan_clock的端口，用作scan clock，然后与pll clock mux后，输出一个clk_100的时钟？？？？

djhme · 发表于 2014-10-14 07:53:11

直接在pll的输出端生成时钟

elone · 发表于 2014-10-14 09:07:30

你的pll肯定有个时钟源输入，就可以做scan clk

账号		自动登录	找回密码
密码			注册

[求助] 加入PLL的DFT时钟定义