Stratix V 收发器使用

weihaitianxin

请教大家一下~我想实现两块FPGA开发板之间的通讯，使用光模块QSFP，在对芯片Stratix V 的收发器通道进行配置时出现了问题，我用的IP核是Stratix V Transceiver Native PHY v13.0，使用QuartusII13.0进行编译，错误提示是：Error: HSSI PMA TX Buffer node 'xcvr_native_phy_ip:xcvr_native_phy_ip_inst|altera_xcvr_native_sv:xcvr_native_phy_ip_inst|sv_xcvr_native:gen_native_inst.xcvr_native_insts[0].gen_bonded_group_native.xcvr_native_inst|sv_pma:inst_sv_pma|sv_tx_pma:tx_pma.sv_tx_pma_inst|sv_tx_pma_ch:tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf' is not properly connected on the 'DATAOUT' port. It must be connected to one of the valid ports listed below.
Info: Can be connected to I port of stratixv_io_obuf WYSIWYG

Error: Input port REFIQCLK0 of xcvr_native_phy_ip:xcvr_native_phy_ip_inst|altera_xcvr_native_sv:xcvr_native_phy_ip_inst|sv_xcvr_native:gen_native_inst.xcvr_native_insts[0].gen_bonded_group_native.xcvr_native_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.cdr_refclk_mux0 atom must be connected when parameter cdr_refclk_select is set to 'ref_iqclk0''

Info: Must be connected

大家做过类似的么？这个问题怎么解决呢？

flyag

哥们，我也遇到了一样的问题，你的解决了吗？呼唤解决方法，到底哪儿出了问题？

rzld66666

我也遇到了这个问题！
但是已经解决。
原因是我在例化jesd_ip的顶层文件中做了如下赋值：
assign alldev_lane_aligned =dev_lane_aligned;
assign  rx_serial_data = tx_serial_data;
assign tx_sync_n = rx_dev_sync_n;

修改方案：
将以上六个信号作为顶层端口，在tb文件中完成lookback赋值，错误解决！

edwardk

学习中。。。。

鲨鱼辣椒123

不错不错。

Andy126