在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: caoshangfei

[资料] ASIC设计-FPGA原型验证(原创,包括Altera Quartus 和 Xilinx Vivado 教程)

[复制链接]
发表于 2017-6-10 16:32:02 | 显示全部楼层
谢谢分享。。。。
发表于 2017-6-11 10:23:25 | 显示全部楼层
谢谢分享
发表于 2017-6-11 22:06:06 | 显示全部楼层
支持原创,赞一下
发表于 2017-6-12 21:59:01 | 显示全部楼层
谢谢楼主
发表于 2017-6-16 05:32:47 | 显示全部楼层
非常感謝~~~~~
发表于 2017-6-17 18:21:20 | 显示全部楼层
值得一看,谢谢lz
发表于 2017-6-23 03:45:39 | 显示全部楼层
good job
发表于 2017-6-23 14:02:22 | 显示全部楼层
非常感謝~~~~
发表于 2017-6-23 15:41:19 | 显示全部楼层
十分感谢分享!!!
发表于 2017-6-27 20:44:04 | 显示全部楼层
“Xilinx中类似Altera的In-System Memory Content Editor工具是data2mem,可以修改.bit文件中ROM的内容”,请教一下这个东西,我一直想要找到ISE中的这个工具,但一直没找到,还请大神详细指教一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 03:19 , Processed in 0.025869 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表