在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 107689|回复: 521

[资料] ASIC设计-FPGA原型验证(原创,包括Altera Quartus 和 Xilinx Vivado 教程)

[复制链接]
发表于 2014-9-28 21:15:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 caoshangfei 于 2014-9-29 15:19 编辑

原创作品,断断续续写了一个多月,总结了一些东西,方便自己阅读,尤其vivado是xilinx新出的工具,中文教程很少,前半部分主要介绍了QuartusII等一系列工具的使用和开发流程;后半部分主要介绍了vivado 14.2的使用和debug调试,都是实践经验,绝对实用,还有一些更高级的技巧,以后有机会再和大家讨论,希望能对大家有帮助(忘了写Xilinx中类似Altera的In-System Memory Content Editor工具是data2mem,可以修改.bit文件中ROM的内容,不需要重新综合)主要内容大纲如下:

ASIC设计-FPGA原型验证.pdf (8.7 MB, 下载次数: 9471 )

1  ASIC 验证技术  ......................................................................................................  1

1.1 ASIC 设计流程  ...............................................  1

1.2 FPGA 验证技术  ...............................................  3

1.3 Altera 与 Xilinx 工具对比  ....................................  3

1.4 VHDL 与 Verilog 对比  .........................................  5

1.5 Verilog 良好编程习惯  ........................................  6

2   基于 ALTERA 的 ASIC 验证  .................................................................................  9

2.1 Stratix IV FPGA 资源与架构  ..................................  9

2.2 QuartusII 设计工具  .........................................  10

2.3 ASIC 设计转换  ..............................................  11

2.3.1 PLL 设计 ............................................................................................  11

2.3.1 RAM 设计 ..........................................................................................  16

2.4 时序约束  ...................................................  19

2.4.1 QSF&Tcl  .............................................................................................  22

2.4.2 LogicLock  ...........................................................................................  23

2.5 综合布局布线  ...............................................  23

2.5.1 综合设置  .............................................................................................  24

2.5.2 增量编译  .............................................................................................  25

2.5.3 VQM & QXP  ......................................................................................  30

2.5.4  时序分析  ............................................................................................  30

2.6 下载设计文件  ...............................................  32

2.7 Debug  ......................................................  32

2.7.1 In-System Memory Content Editor  .....................................................  33

2.7.2 ChipPlanner  .........................................................................................  34

2.7.3 SignalTapII  ..........................................................................................  38

2.7.4 Keep Signals  .......................................................................................  43

2.8 Example 工程  ...............................................  45

3   基于 XILINX 的 ASIC 验证  .................................................................................  49

3.1 Vertex-7 FPGA 资源与架构  ...................................  49

3.2 设计工具 ISE 与 Vivado  ......................................  49

3.3 ASIC 设计转换  ..............................................  54

3.3.1  时钟资源  ............................................................................................  54

3.3.2 PLL 设计 ............................................................................................  58

3.3.3 RAM 设计 ..........................................................................................  61

3.4 时序约束  ...................................................  64

3.5 综合布局布线  ...............................................  70

3.5.1 Blackbox  .............................................................................................  70

3.5.2 Keep Signals  .......................................................................................  71

3.5.3 Strategies  .............................................................................................  72

3.5.4 Incremental Compile  ...........................................................................  75

3.5.5  时序分析  ............................................................................................  77

3.5.6 Generate Bitstream  ..............................................................................  81

3.6 下载设计文件  ...............................................  84

3.6.1  下载 bit 文件  .....................................................................................  84

3.6.2  下载 mcs 文件  ...................................................................................  87

3.7 Debug  ......................................................  88

3.8 Example 工程  ...............................................  94

3.8.1  导入 ISE & Synplify 工程  .................................................................  94

3.8.2 Working with Tcl  .................................................................................  95

3.9 Gate Clock 处理  ............................................  99

3.10 多片 FPGA 验证  ............................................  101

4   DDR 相关技术  ....................................................................................................  104

4.1 DDR Controller  ............................................  108

4.2 DDR PHY  ...................................................  111

4.2.1 Altera PHY  ........................................................................................  111

4.2.2 Xilinx PHY  .......................................................................................  113

5   硬件技术  ..............................................................................................................  117

5.1 PCB 设计注意事项  ..........................................  117

5.2 电磁兼容与信号完整性  ......................................  117

5.2.1  端接匹配  ..........................................................................................  118

5.2.2  防止地弹  ..........................................................................................  118

5.2.3  减小串扰  ..........................................................................................  118

5.2.4  降低电磁干扰  ..................................................................................  119

5.3 FPGA 开发板使用注意事项  ...................................  120

总结  ............................................................................................................................  121

发表于 2014-9-28 22:38:39 | 显示全部楼层
谢谢分享
发表于 2014-9-28 22:54:06 | 显示全部楼层
great job
发表于 2014-9-30 11:46:34 | 显示全部楼层
好,非常感谢
发表于 2014-9-30 13:26:20 | 显示全部楼层
谢谢分享!
发表于 2014-9-30 13:34:46 | 显示全部楼层
支持原创!
发表于 2014-9-30 14:29:36 | 显示全部楼层
It's very good material.
发表于 2014-10-1 19:50:15 | 显示全部楼层
下来看看
发表于 2014-10-1 22:23:56 | 显示全部楼层
太好的东西了
发表于 2014-10-2 15:35:34 | 显示全部楼层
支持原创,非常好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:54 , Processed in 0.028815 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表