在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhanggd

[解决] 标准单元这样画法可以吗

[复制链接]
发表于 2014-9-18 13:55:15 | 显示全部楼层
未命名.bmp 如果只说弯曲nw  SN  SP那自然是没什么问题,很多FAB提供的STDCELL也会这么干啊
图中是个ISOCELL
发表于 2014-9-18 13:59:10 | 显示全部楼层
DRC过了就可以啊。
发表于 2014-9-18 15:31:59 | 显示全部楼层
回复 7# zhanggd


    哈哈,我没做过低功耗的单元库,也不是很懂!以上只不过都是我的疑惑而已。其实你即使为了面积考量,也可以在上下方的电源地加接触啊,长条型的不影响面积。我只是疑惑没有体电位,它的噪声性能会不会变差,这点想和你交流下--- 至于sp sn 阱的弯曲,以我自己的经验是可以的,至少对于后端流程没有影响。不影响使用,只要注意1/2规则拼接就好。
 楼主| 发表于 2014-9-18 16:09:05 | 显示全部楼层
回复 13# kopzinc


   foundry会提供tap cell的距离,在满足距离的情况下,应该是没有问题的,但是肯定没有每个单元都带体接触的性能好,IC设计就是这样,总要有取舍的,这是我的理解,欢迎指正
 楼主| 发表于 2014-9-18 16:10:59 | 显示全部楼层
回复 11# leonling933

谢谢,明白了,因为接触的比较少,这样画的没怎么接触过。
发表于 2014-9-18 17:20:10 | 显示全部楼层
drc,latch-up过了就行啊,没啥不行的
发表于 2014-9-19 16:25:12 | 显示全部楼层
我以前做过库,这样是没问题的。
而且就算7tracks的库,比如bufx16 什么的,SP,SN,NW 也是会中间弯曲的。

我奇怪的是NNAND标准是三管串联,你居然分开了。感觉上这个NAND3X1 面积还可以减少20% 啥的。
明显非正规做库出身的啊。
 楼主| 发表于 2014-9-19 22:18:36 | 显示全部楼层
回复 17# papertiger


   这样画可以就好,谢谢了
发表于 2017-11-28 11:45:57 | 显示全部楼层
thank you very much!
发表于 2018-5-25 17:27:04 | 显示全部楼层
DRC可以过就行,不过由于具体使用的时候,是单元相互拼接的,所以要跑一个special的drc确保没violation
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 07:29 , Processed in 0.021431 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表