在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 无乐不作

[讨论] 最近做综合所遇到的问题总结及思考,希望大家多多参与

[复制链接]
 楼主| 发表于 2014-9-15 11:49:49 | 显示全部楼层
回复 9# icfbicfb


   综合的结果与手工搭出来的电路进行比较,确保电路功能一致
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-9-15 17:31:38 | 显示全部楼层
继续顶起
回复 支持 反对

使用道具 举报

发表于 2015-11-13 16:00:12 | 显示全部楼层
回复 10# 无乐不作

请教一下,我也碰到了这个问题,能详细说一下问题所在吗??谢谢
   warningGated clock latch is not created for cell'MI96/X6187/C9'on pin 'B' in design 'DIGITAL_LOGIC1'. (TIM-141)
回复 支持 反对

使用道具 举报

发表于 2017-10-31 09:34:26 | 显示全部楼层
我想,综合的时候会不会根据代码风格自动生成clock gate(ICG),如果自己手动加要是那种std_cell
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 07:08 , Processed in 0.012768 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表