在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1966|回复: 1

[求助] 65nm SMIC PLL在RTL代码的例化问题

[复制链接]
发表于 2014-9-11 11:08:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,小弟新手,在跑DC的时候,需要修改RTL代码,其中PLL那一块有个信号不知道怎么设置啊,还请帮帮忙:
S65NLLPLLFN pll_inst(  
    //   .AVDD12(), .AVSS12(), .DVDD12(), .DVSS12(),
   .XIN(inclk0),
   .N(4'd2),
   .M(8'd80),
   .PDRST(1'b0),  //???
   .OD(2'b01),
   .BP(1'b0),
   .SELECT(1'b1),
   .FRAC_N_IN(20'd0),
   .CLK_OUT1(c0),
   .CLK_OUT2(),
   .LKDT()
   );
    根据PLL文档,在normal operation,PDRST信号要为0;但又说“after power on PLL or change M/N settings,PDRST should be active for at least 10ns"
   这在上面的代码里怎么设置啊?
发表于 2014-9-14 15:17:13 | 显示全部楼层
就是pll的reset信号啊,看波形说明,文档里面等,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 10:13 , Processed in 0.018447 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表