在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4618|回复: 4

[求助] Vcm-based 上极板采样架构ADC功耗分析

[复制链接]
发表于 2014-9-4 22:05:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求大神解疑,在做Vcm-based 上极板采样结构DAC能耗分析时,采样阶段输入信号同上极板也即DAC的输出端相连,电容下极板与Vcm相连,那么在这个阶段由于上极板电荷量改变而消耗的能量,是来自于输入信号呢还是归到Vcm这个source上呢?小弟在此多谢各位大大的帮助了~~
发表于 2014-9-11 21:04:29 | 显示全部楼层
谢谢共享
发表于 2021-4-15 16:22:36 | 显示全部楼层
image.png
image.png
我算出来的Vx=VIP-1/2VCM+1/2VREF,Vy=VIN-1/2VCM
这里是默认VREF=2VCM吗,那也和图片不一样啊
发表于 2021-11-12 17:32:08 | 显示全部楼层


vbstar 发表于 2021-4-15 16:22
我算出来的Vx=VIP-1/2VCM+1/2VREF,Vy=VIN-1/2VCM
这里是默认VREF=2VCM吗,那也和图片不一样啊 ...


请问这是哪篇论文啊,最近也在尝试计算DAC电容阵列的动态功耗

发表于 2021-11-12 17:33:44 | 显示全部楼层


vbstar 发表于 2021-4-15 16:22
我算出来的Vx=VIP-1/2VCM+1/2VREF,Vy=VIN-1/2VCM
这里是默认VREF=2VCM吗,那也和图片不一样啊 ...


我看到有篇论文里有说VREF是VCM的两倍
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 02:06 , Processed in 0.018071 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表