drc错误

AveryYoung · 发表于 2014-9-3 21:53:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用icc做了一简单的chip设计
用calibre检查drc。有个via的drc报告错误为：Fixed V1 is 0.19 size

定位到这个error的位置，是一个fatvia，宽为0.19，高为0.6。而普通的V1是0.19*0.19的size

是否可以认为这个drc error是误报？用了一个普通via的规则检查了fatvia？
但是设计中应该还有其他的fatvia，为何仅仅报告了这么一个error？

kevin9133023 · 发表于 2014-9-4 09:19:13

應該截圖給人看原因, 單文字無法了解你遇到的問題.

icfbicfb · 发表于 2014-9-4 13:52:52

应该是2个 via 重叠了吧，

除了memory，sealring区域， via一般是固定大小的，fatvia这种只是via边沿的metal enclosure大小不一样，不是via大小不一样

liuada001 · 发表于 2014-9-4 15:10:28

Calibra不会误报，就算是误报你也得修好。毕竟signoff是一种信仰。
还有你得截图+较详细的report
一般来说，fatvia一般是enclosure的问题。

AveryYoung · 发表于 2014-9-4 15:59:22

本帖最后由 AveryYoung 于 2014-9-4 16:35 编辑

回复 3# icfbicfb

貌似不是via重叠的问题，这个error还是比较多的。
icc的tf文件里面对fat via的描述就是cutwidth 0.19 cutheight 0.6，而普通via的width和height 都是0.19 ；这是否就是via的size了？

最后我把所有的fat via在tf文件里面注释掉。做出来的layout就可以过drc了

xylyc521 · 发表于 2014-9-23 16:25:15

本身的这个via 就有drc 问题？

[求助] drc错误

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1