ISE综合时信号被优化掉，如何解决

322512lu · 发表于 2014-8-24 13:52:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

综合后做translate时报错，
ERROR：ConstraintSystem：59 - Constraint <NET "sram_dq<0>"> LOC = E21;>
提示说UCF中： NET"sram_dq<0>"not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.

同样情况还有sram_dq<7:1>，在设计中，sram_dq<15:0>是inout端口，与SRAM的数据端口相连。
初步怀疑是综合时将sram_dq<7:0>优化掉了，我在顶层.v文件中加了语句（*KEEP="TURE"*）wire [7:0]sram_dq; 可是问题依然存在，请各位高人指出该怎么解决，非常感谢!

guuch · 发表于 2014-8-24 15:09:10

重新修改一下综合测的策略可以了，（修改一下ISE综合设置选项）

guuch · 发表于 2014-8-24 15:10:13

另外你这个不是综合问题吧，你这个应该是你数据位宽没搞定

奋斗的小熊 · 发表于 2014-8-25 08:42:25

这个应该是由于前面数据被优化掉了吧。是不是哪里连线错了

Estatic进灰 · 发表于 2014-8-25 15:06:54

顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶

layueliuhuo · 发表于 2014-8-25 16:51:25

恩，不想优化的事，检查下代码吧

haitaox · 发表于 2014-8-25 22:37:11

代码问题，看看你的代码是不是没有用到这些信号。

zhangwei0814 · 发表于 2014-8-26 18:19:32

代码问题，看看你的代码是不是没有用到这些信号。

jerrycao · 发表于 2014-9-17 15:52:12

加 (* keep * )

daneast · 发表于 2016-9-13 09:40:32

回复 1# 322512lu

后来这个问题解决了吗？

[求助] ISE综合时信号被优化掉，如何解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1