在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 萍萍

[求助] 如何用verilog语言写一个对ADC的控制程序

[复制链接]
发表于 2016-3-30 14:13:50 | 显示全部楼层
仔细阅读芯片datasheet就好啦,主要看时钟和时序
发表于 2016-3-30 15:14:06 | 显示全部楼层
学习了!!!1
发表于 2016-3-31 14:04:57 | 显示全部楼层
看数据手册的时序图
发表于 2016-4-7 10:29:27 | 显示全部楼层
学习了
发表于 2016-4-7 11:04:33 | 显示全部楼层
主要还是看ADC的datasheet,主要包括ADC的时钟输入,数字输出,控制引脚的配置,其实现在的ADC做的都比较集成化了,一般情况下,只要给个时钟和复位信号,控制引脚默认值,FPGA就可以直接采集了
发表于 2023-3-30 19:19:31 | 显示全部楼层
kkkkkkkk
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 17:09 , Processed in 0.018299 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表