|
发表于 2014-10-11 14:34:19
|
显示全部楼层
500K SMPS, 12bit, 考虑null和sampling, 20个clcok周期就可以,clk 10MHZ,完全就用之前的
架构就可以了, 同步的SARADC, 12bit对电容和电阻match有一些要求,面积大一点,layout做好完全可以的。比机器最好静态的,有2级预运放,再到比较器。保证offset比较小。
目前的最新的SARADC大都是asynchronous, 采样率10M~100M, 10bit精度以内的,这个难度比较大,但目前比较火。 |
|