小弟请大婶们给分析一下这个verilog-A的程序吧，仿真用～～

Jackioe2012

·include “constants.vams”

·include “disciplines.vams”

module varesistor(vin_p,vin_n,r_p,r_n);

input vin_p,vin_n;

output r_p,r_n;

electrical vin_p,vin_n,r_p,r_n;

parameter  real  r_1=1;

parameter  real  r_2=1.5;

parameter  real  r_3=2;

parameter  real  r_4=2.5;

parameter  real  r_5=3;

parameter  real  r_6=3.5;

parameter  real  r_7=4;

parameter  real  r_8=4.5;

parameter  real  r_9=5;

parameter  real  r_10=5.5;

parameter  real  r_11=6;

parameter  real  r_12=6.5;

parameter  real  r_13=7;

parameter  real  r_14=7.5;

real rs;

analog

begin

  rs  =V(vin_p,vin_n);

V(r_p,r_n)<+rs *I(r_p,r_n);

end

endmodule

重点是
rs
=V(vin_p,vin_n);

V(r_p,r_n)<+ rs *I(r_p,r_n);什么意思啊？