在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3328|回复: 1

[求助] xilinx 区域约束

[复制链接]
发表于 2014-8-15 17:06:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
xilinx 区域约束 作用是什么?为什么做了区域约束后,没报时序错误,加入新的模块后,布局布线后,区域约束的模块出现报时序错误。而且是在资源够用的情况下。
发表于 2014-8-19 19:25:51 | 显示全部楼层
区域约束作用:1、你有多个模块,想分别划分各自领地,方便管理,大工程模块化并行开发;2、对部分连接外设,区域约束可以将连接外设部分逻辑约束在外设接口pad附近,提高接口性能;3、区域约束与逻辑锁定配合使用,使优化过的布局布线结果固化下来,不再随FPGA重新综合而改变
时序错误可能原因:1、你只做了区域约束,没做逻辑锁定,布局布线结果未被保留;2、你的区域约束模块与新模块接口处时序不满足
仅供参考
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:17 , Processed in 0.022440 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表