程序编译时间过长

huaxudie

如题，用逻辑分析仪调试程序，但是每改一个信号就得重新编译，编译时间小二十分钟。请教各位大神，是否可以设置只编译修改的模块？我现在这样工作效率太低，不符合开发逻辑啊。。。

zhangyunlei270

右键主文件，smartGuide,增量编译，具体用法自己查。最好还是换一台好电脑，说实话编译20分钟不算长，增量编译如果出错在重新编译的话，还不如直接全程编译。——个人见解

haitaox

一、影响编译时间的因素：
1.资源占用率，lut占用率不要超过80%
2.时序，所有时序路径都能满足
3.片子大小，片子越小，布线越快
二、如果更改了chipscope的探测信号，会导致ise重新生成chipscope的ngc文件，这个时间很慢。建议用coregen直接生成chipscope模块，在hdl中直接调用chipscope。
三、用FPGA editor修改chipscope的探测信号，无需改动hdl文件，无需重新布局布线，直接bitgen即可。当然这项技能是比较难的。