在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4504|回复: 9

[求助] ICC 顶层调用子模块时,子模块没有VDD和VSS的pin的问题

[复制链接]
发表于 2014-8-8 09:19:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下大家,我现在在顶层调用另一个已经用icc完成的两个子模块(想法是在顶层再把他们连起来),但是现在有个问题,顶层看不到两个子模块的外围的power ring,因此顶层的VDD无法和子模块的VDD相连,怎么解决这个问题?谢谢!
发表于 2014-8-8 14:33:28 | 显示全部楼层
下面create_macro_fram 的时候不会没有power pin吧,

derive_pg_connections 来连接下面的pg pin,
 楼主| 发表于 2014-8-8 17:56:44 | 显示全部楼层
回复 2# icfbicfb


   谢谢版主的回答,create_marco_frame没有生成外围电源ring的pin,最后问别人是用create_terminal的方法(先create_port VDD VSS),按照电源ring的尺寸分布手动画了VDD和VSS的terminal,这时在顶层能看见子模块的VDD和VSS的pin,但是create_power_strap时,strap连不进去,只能连到子模块的边界,不知道为什么?求版主解惑。谢谢!
发表于 2014-8-8 23:54:46 | 显示全部楼层
连到边界的pg pin就可以了, 只要接触到就行,不一定要伸进去
 楼主| 发表于 2014-8-11 10:28:13 | 显示全部楼层
回复 4# icfbicfb
谢谢版主的答复,前面的问题解决啦,但是出现一个新的问题,就是用create power strap时,将top的power ring连到子模块里面的power ring时,子模块部分不会自动打via,如下图所示,请版主指教,谢谢!
    VDD.JPG
发表于 2014-8-11 10:41:49 | 显示全部楼层
这估计是fram挡住了所有金属层次的原因,  那你用同层金属(比如这个黄的)往上stretch到 上面和红色相连不行么, 即把红色VDD往上拖到子模块上边,
 楼主| 发表于 2014-8-11 11:10:36 | 显示全部楼层
回复 6# icfbicfb


   谢谢版主的答复,左边的metal2(黄色)是子模块的pin,无法stretch,另外我想在power ring上尽量多和顶层的power ring连接以保证电源的压降。另外,我感觉是不是在用create marco frame生产子模块的frame时可以通过某个option解决这个问题(试了很多option了,暂时还没有试出来,所以不知道思路对不对),不知道版主怎么看?谢谢!
发表于 2014-8-11 11:14:41 | 显示全部楼层
直接打开子模块的FRAM view, 把阻挡层删掉,存掉, 然后打完power再恢复,先备份一个,
在icc里面干这些事情,
 楼主| 发表于 2014-8-15 18:48:18 | 显示全部楼层
回复 8# icfbicfb


    谢谢版主的回复,这个不是block的问题,如果有block阻挡,strap是进不到子模块上面的,后面我发现子模块的VDD用derive_pg根本没法连到顶层的VDD上去(VSS也一样),感觉ICC把它们两个认成了两个不同的net,不知道为什么?
发表于 2014-8-16 01:06:17 | 显示全部楼层
子模块derive_pg_connections -create_ports top了没,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:54 , Processed in 0.022565 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表