关于Sigma Delta调制器CIFF结构中加法模块的请教

istart_2002 · 发表于 2023-9-12 10:35:39

b4、a1、a2、a3知道怎么算了么？

tanhn · 发表于 2023-10-17 14:45:22

godkolar 发表于 2021-11-29 15:27
请问系数缩放到1以内后，量化器增益如何提高来补偿呢

您好，请问您解决这个问题了吗？

imefox · 发表于 2023-10-18 16:51:02

用4个电容可以实现，比如x、y1、y2、y3所接的电容为C0/C1/C2/C3，电容右端都是比较器输入端Vneg。在一个phase，Vneg被复位，再另一个phase，4个电压传递电荷到Vneg，得到的电压Vneg=(x+a1*y1+a2*y2+a3*y3)/(C0+C1+C2+C3). 由于比较器另一端是“0”，所以分母C0+C1+C2+C3不起作用，不用在乎增益小于1的问题。

irvingfeng · 发表于 2023-11-14 16:35:56

godkolar 发表于 2021-11-29 15:27
请问系数缩放到1以内后，量化器增益如何提高来补偿呢

按比例系数缩放量化器的参考电压。

cys114514 · 发表于 2024-1-9 18:50:45

imefox 发表于 2023-10-18 16:51
用4个电容可以实现，比如x、y1、y2、y3所接的电容为C0/C1/C2/C3，电容右端都是比较器输入端Vneg。在一个pha ...

单比特可以这样，不过多比特应该要用楼下那种方法吧

imefox · 发表于 2024-1-10 11:06:03

cys114514 发表于 2024-1-9 18:50
单比特可以这样，不过多比特应该要用楼下那种方法吧

参考电压怎么可以乱动呢？

[求助] 关于Sigma Delta调制器CIFF结构中加法模块的请教

站长推荐 /1